Aktuelles

Neues Datenblatt ATPE-TRA verfügbar

Treiber ATPE-TRA und ATPE-TRB hat Active Miller Clamp Function

Treiber ATPE-TRA erzeugt nach dem dynamischen Ausschaltvorgang (typ. -5V) eine statische Spannung von 0V, wobei der Gate-Source Anschluss des SiC MOSFET niederohmig mit einem Widerstand von 1Ω abgeschlossen ist

Eigenschaften der High Voltage SiC MOSFET Treiber:

Beschreibung

Die neuen Treibermodule ATPE-TRA und ATPE-TRB ermöglichen es, einen SiC MOSFET über hohe Spannungen potential trennend zuverlässig anzusteuern. Beide Typen sind speziell für die Ansteuerung von SiC MOSFETs mit einer sehr hohen Betriebsspannung entwickelt worden, wobei der Treiber ATPE-TRB MOSFETs mit einer Spannung bis 15kV ansteuern kann. Die notwendige Energie für den Schaltvorgang wird direkt durch einen Übertrager in Planar Technik ohne zusätzliche Spannungsversorgung auf der Leistungsseite geliefert. Für diese Schaltungsanordnung des Treibers ist ein Patent erteilt.

Sehr hohe Isolationsfestigkeit

Der Aufbau des Treibers mit nur einer Windung auf der Primär- und Sekundärseite hat eine sehr hohe Isolationsfestigkeit und eine sehr kleine Streuinduktivität. Um die sehr hohe Isolationsfestigkeit zwischen der Leistungsseite und der Ansteuerung zu erhalten, wird ein Übertrager in Planar Technik verwendet und die Primär – und Sekundärwicklung befinden sich in den Innenlagen der Platine. Dabei wird für die Platine ein Material mit einer sehr hohen Spannungsfestigkeit verwendet und ein großer Abstand zwischen der Primär- und Sekundärwicklung gewählt.

Hohe Zuverlässigkeit

Die Schaltungsanordnung ermöglicht auch eine negative Ausschaltspannung, die bei steilen Schaltflanken auf der Leistungsseite Fehlschaltungen verhindert. Die negative Spannung wird ohne zusätzliche Spannungsversorgung auf der Leistungsseite erzeugt. Eine Transildiode am Gate-Source Anschluss begrenzt negative Schaltspitzen und ermöglicht einen Betrieb im statischen Zustand mit einer negativen Spannung zwischen -5V und 0V. Der hohe Treiberstrom ermöglicht es, eine zusätzliche Kapazität direkt zwischen Gate und Source des SiC MOSFET parallel zu schalten. Dadurch werden parasitäre Schwingungen am Gate abgeschwächt, wodurch die Gate-Source Spannung auch unter ungünstigen Bedingungen im erlaubten Bereich bleibt.